Huawei ищет обходной путь к AI-чипам уровня 1,4 нм
Huawei ищет обходной путь к AI-чипам уровня 1,4 нм
Huawei на конференции IEEE ISCAS 2026 в Шанхае представила Tau Scaling Law — собственный принцип развития полупроводников, который должен помочь компании двигаться дальше без обычной гонки за всё более мелким техпроцессом. Идея важна не только для смартфонов. Huawei прямо связывает её с AI-вычислениями, где Китаю нужно снижать зависимость от Nvidia, TSMC, ASML и западных экспортных разрешений.
Презентацию провела Хэ Тинбо, глава полупроводникового направления Huawei и председатель научного комитета компании. По версии Huawei, классическая логика закона Мура упирается в физические и экономические ограничения: транзисторы всё труднее уменьшать, а выгода от каждого нового шага падает. Tau Scaling Law предлагает смотреть не только на геометрию, а на время прохождения сигналов и данных через устройство, схему, чип и систему.
Что именно обещает Huawei
Ключевой элемент подхода называется LogicFolding. Huawei описывает его как архитектуру, которая меняет физическую компоновку схем, сокращает критические проводники и уменьшает сопротивление и паразитную ёмкость при передаче сигнала. Проще говоря, компания хочет выигрывать производительность и плотность не только за счёт более дорогой литографии, но и за счёт того, как устроены цепи, память, шины и весь стек вокруг чипа.
Huawei утверждает, что уже шесть лет проектирует и массово производит чипы с опорой на этот принцип: всего 381 тип для смартфонов, AI-вычислений и других направлений. Первым публичным тестом станут новые Kirin, которые должны выйти осенью 2026 года и впервые получить LogicFolding. Дальняя цель громче: к 2031 году Huawei рассчитывает проектировать high-end-чипы с плотностью транзисторов, эквивалентной 14 ангстремам, то есть 1,4 нм.
Почему это не равно победе над TSMC
Здесь важно не спутать формулировки. Huawei говорит об «эквивалентной плотности», а не о том, что она уже научилась массово производить настоящие 1,4-нм чипы по тому же пути, что TSMC или Intel. CNBC приводит осторожную оценку Пола Триоло из DGA Group: сложенная или перестроенная архитектура может дать выигрыш в эффективной плотности, но сама по себе не решает проблемы выхода годных кристаллов, тепла, питания и характеристик устройств на настоящем 1,4-нм классе.
Скепсис понятен. Китайские компании отрезаны от самых передовых EUV-станков ASML, а американские правила ограничивают поставки мощных AI-ускорителей и части памяти. Поэтому Huawei приходится искать обходной маршрут: не догонять западную цепочку один к одному, а менять конструкцию чипов, упаковку, межсоединения и системную архитектуру так, чтобы выжать больше из доступной производственной базы.
Почему это важно для ИИ
Для AI-рынка это история не о красивом названии нового «закона», а о цене и доступности вычислений. Если Huawei сможет масштабировать такие подходы с телефонов на AI-ускорители и серверные системы, Китай получит более устойчивую внутреннюю базу для обучения и запуска моделей. Это не отменит отставание в передовой литографии, но может ослабить главный рычаг санкций: запрет на самые современные чипы и оборудование.
Практический вывод пока осторожный. Первые Kirin покажут, есть ли у LogicFolding реальный потребительский эффект, но главный экзамен будет не в смартфоне, а в дата-центре. Если технология выдержит нагрузки AI-инфраструктуры, конкуренция между Nvidia и Huawei в Китае станет жёстче. Если нет, Tau Scaling Law останется сильной презентацией о том, как санкции заставляют инженеров искать боковые пути, но не заменяют сложнейшую производственную цепочку.
- huawei.comHUAWEI Presents the Tau (τ) Scaling Law, Enabling Breakthroughs in Transistor Density and System Performance - Huawei
- cnbc.comHuawei plans new smartphone chips this fall as rivalry with Nvidia and Apple heats up
- scmp.comHuawei unveils new scaling law and tech that narrows gap with TSMC, Samsung
- thenextweb.comHuawei unveils ‘Tau Scaling Law’ as China’s workaround for US chip sanctions
- techmeme.comAt an IEEE conference, Huawei proposed a new chip scaling law and said it aims to design chips with transistor density equivalent to 1.4nm by 2031













